


SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

Patent number: JP9045686
 Publication date: 1997-02-14
 Inventor: KANEKO YOSHIYUKI; FUJIOKA YASUhide; WATABE KOZO;
 KASAMA YASUHIRO
 Applicant: HITACHI LTD; HITACHI INSTRUMENTS ENG; HITACHI
 HOKKAI SEMICONDUCTOR
 Classification:
 - international: H01L21/3205
 - european:
 Application number: JP19950198362 19950803
 Priority number(s): JP19950198362 19950803

Report a data error here

Abstract of JP9045686

PROBLEM TO BE SOLVED: To provide a semiconductor device whose moistureproofness and reliability are enhanced without making an insulating film thick more than required. **SOLUTION:** In a semiconductor device, when a wiring pattern 3 is routed between a wiring pattern 1, a wiring pattern 2, a wiring pattern 4 and a wiring pattern 5 in a plurality, a wide-width part 3a whose width size has been increased is formed at the bend part of the wiring pattern 3, every gap size between outlines of the wiring patterns 1, 2, 3, 4, 5 in the plurality is made nearly equal to a value d_0 , and peculiar regions Zs in which a void communicating with the outside is generated so as to cause a drop in moistureproofness are eliminated in an insulating film which is formed at the upper part.



Data supplied from the esp@cenet database - Worldwide

BEST AVAILABLE COPY

引用文献 2

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平9-45686

(43) 公開日 平成9年(1997)2月14日

(51) Int.Cl.

H 01 L 21/3205

識別記号

庁内整理番号

FI

H 01 L 21/88

技術表示箇所

A
S

審査請求 未請求 請求項の数 8 O L (全 7 頁)

(21) 出願番号

特願平7-198362

(22) 出願日

平成7年(1995)8月3日

(71) 出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(71) 出願人 000233240

日立計測エンジニアリング株式会社

312 茨城県ひたちなか市瀬口字長久保832

番地2

(71) 出願人 000233594

日立北海セミコンダクタ株式会社

北海道亀田郡七飯町字中島145番地

(74) 代理人 弁理士 筒井 大和

最終頁に続く


(54) 【発明の名称】 半導体装置およびその製造方法

(57) 【要約】

【目的】 絶縁膜を必要以上に厚くすることなく、耐湿性および信頼性を向上させる。

【構成】 複数の配線パターン1、配線パターン2、配線パターン4、配線パターン5の間を配線パターン3を引き回す場合、配線パターン3の屈曲部に、幅寸法が大きくされた拡幅部3aを形成することによって、複数の配線パターン1、2、3、4、5の輪郭間の間隙寸法がいずれもd0の値にほぼ一樣になるようにして、上部に形成される絶縁膜に外部に連通するボイドが発生し耐湿性の低下の原因となる特異領域Zを解消した半導体装置である。

図 1



(2)

特開平9-45686

【特許請求の範囲】

【請求項1】 複数の配線パターンを絶縁膜で覆った構造を有する半導体装置であって、隣り合う前記配線パターンの輪郭の間隙寸法がほぼ一樣になるように、前記配線パターンの一部を拡幅してなることを特徴とする半導体装置。

【請求項2】 複数の配線パターンを絶縁膜で覆った構造を有する半導体装置であって、隣り合う前記配線パターンの輪郭の間隙寸法がほぼ一樣になるように、前記配線パターンの間にダミー配線パターンを配置してなることを特徴とする半導体装置。

【請求項3】 前記絶縁膜は、少なくとも前記配線パターンに接する第1の絶縁膜、および前記第1の絶縁膜を覆う第2の絶縁膜からなる多層構造を呈し、前記第1の絶縁膜が前記配線パターン上に堆積形成される際に、隣り合う前記配線パターン上の前記第1の絶縁膜が当該配線パターンの幅方向に迫り出して相互に接合して形成されるボイドが前記配線パターンの配置領域の全域において前記第1の絶縁膜の内部で閉じるように、前記間隙寸法および前記第1の絶縁膜の膜厚が設定されてなることを特徴とする請求項1または2記載の半導体装置。

【請求項4】 前記配線パターンは、多層配線構造における最上層の配線パターンであり、前記絶縁膜は最終保護絶縁膜であることを特徴とする請求項1、2または3記載の半導体装置。

【請求項5】 複数の配線パターンを絶縁膜で覆った構造を有する半導体装置の製造方法であって、隣り合う前記配線パターンの輪郭の間隙寸法をほぼ一樣にすることを特徴とする半導体装置の製造方法。

【請求項6】 前記配線パターンの一部を拡幅するか、または隣り合う前記配線パターンの間にダミー配線パターンを配置することにより、隣り合う前記配線パターンの輪郭の間隙寸法をほぼ一樣にすることを特徴とする請求項5記載の半導体装置の製造方法。

【請求項7】 前記絶縁膜は、少なくとも前記配線パターンに接する第1の絶縁膜、および前記第1の絶縁膜を覆う第2の絶縁膜からなる多層構造を呈し、前記第1の絶縁膜が前記配線パターン上に堆積形成される際に、隣り合う前記配線パターン上の前記第1の絶縁膜が当該配線パターンの幅方向に迫り出して相互に接合して形成されるボイドが前記配線パターンの配置領域の全域において前記第1の絶縁膜の内部で閉じるように、前記間隙寸法および前記第1の絶縁膜の膜厚を設定することを特徴とする請求項5または6記載の半導体装置の製造方法。

【請求項8】 前記配線パターンは、多層配線構造における最上層の配線パターンであり、前記絶縁膜は最終保護絶縁膜であることを特徴とする請求項5、6または7記載の半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は半導体装置およびその製造技術に関し、特に、配線ピッチの狭いサブミクロンプロセスで製造される半導体装置の信頼性の向上等に有効な技術に関する。

【0002】

【従来の技術】 たとえば、半導体装置に対する高微細化および高集積化の要請に呼応して、内部の素子構造を連絡する配線パターンは絶縁膜を介して積層された多層構造が一般的となり、さらに配線パターンの幅寸法や配線パターンのピッチも減少の一途を辿っている。これに伴って、配線パターンの側壁部等を実質的に覆う絶縁膜の膜厚も相対的に薄くなり、一例として以下のような理由で、絶縁膜の耐湿性の劣化に起因する半導体装置の信頼性の低下が懸念されるようになった。

【0003】 すなわち、図7は、従来の半導体装置における配線パターンの一例を示す平面図であり、図8(a)～(d)は、図7の線A-A～線D-Dで示される各部の略断面図である。図7は、絶縁膜に歪みが生じる、いわゆる“三重点”と称する特異領域2に着目したものである。

【0004】 基板100の上には、相互の間隙が徐々に変化するようにアルミニウム等の金属素材からなる複数の配線パターン101および配線パターン102が形成されており、これらは、2層の絶縁膜103および絶縁膜104で覆われている。下側の絶縁膜103は、たとえばTEOS（テトラエトキシシラン）を用いて形成されたシリコン酸化膜からなり、絶縁膜104は、たとえばプラズマCVD等によって形成された窒化シリコン膜からなる。図8の(a)～(d)は、それぞれ、図7におけるA～Dの各々の断面を示している。このように多層に絶縁膜103および104を形成する時、配線パターン101および102の最も間隙が広い部分の最上層の絶縁膜104には窪み104aが形成され、この窪み104aは、配線パターン101および102の間隙の狭小化に伴って迫り出した上部が閉じたボイド104bとなり、このボイド104bは、同様にして下の絶縁膜103に形成されたボイド103aおよびボイド103bに連通した状態となる。

【0005】 そして、配線パターン101および102の間隙が最も狭い部分に絶縁膜103に形成されるボイド103bによって、配線パターン101、102の側壁部を実質的に覆う絶縁膜103の膜厚は極めて小さなものとなり、この膜厚は、配線パターン101、102の微細化に伴って小さくなる。

【0006】

【発明が解決しようとする課題】 このため、外部に露出した上の絶縁膜104の窪み104aから侵入する水分は、ボイド104b、ボイド103aを介してボイド103bに到達し、このボイド103bに到達した水分は、絶縁膜103の薄い側壁部等を介して容易に侵入し

BEST AVAILABLE COPY

(3)

特開平9-45686

て配線パターン101、102を腐食させ、配線パターン101、102の高抵抗不良や断線不良等が発生させる原因となることを本発明者は見いだした。

【0007】上述のような不具合を回避するためには、最上部の絶縁膜104の膜厚を十分に厚くして、窪み104aの発生を防止し、水分の侵入を阻止することが考えられるが、絶縁膜104を必要以上に厚くすると、絶縁膜104の堆積形成時のストレスが大きくなり、蓋板100の割れや欠損等の他の致命的な障害が発生させることが懸念される。また、絶縁膜104の堆積形成に要する時間も長くなり、製造プロセスのスループット低下の原因ともなる。

【0008】なお、従来の半導体装置の絶縁膜の吸湿性対策等については、たとえば株式会社プレスジャーナル、1993年1月20日発行、「月刊セミコンダクタワールド」1993、2、P71～P104、等の文献に記載された技術が知られている。

【0009】本発明の目的は、絶縁膜を必要以上に厚くすることなく、耐湿性および信頼性を向上させることが可能な半導体装置およびその製造技術を提供することにある。

【0010】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【0011】

【課題を解決するための手段】本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。

【0012】すなわち、本発明の半導体装置およびその製造技術においては、配線パターンの間隙の変化が当該配線パターンを覆う絶縁膜の窪みやボイドの原因となっていることに着目し、隣り合う前記配線パターンの輪郭の間隙寸法がほぼ一樣になるように、前記配線パターンの一部を拡張する。また、間隔の広い配線パターンの間にダミー配線パターンを配置して隣り合う前記配線パターンの輪郭の間隙寸法がほぼ一樣になるように制御する。

【0013】

【作用】上記した本発明の半導体装置およびその製造技術によれば、配線パターンの間隙寸法が一樣に制御されるため、配線パターンの間隙寸法が大きな状態から漸減するような、いわゆる“三重点”が存在しなくなる。このため、たとえば、絶縁膜を第1および第2の絶縁膜からなる多層構造にする場合、最上層の第2の絶縁膜の膜厚を必要以上に厚くしなくても、下側の第1の絶縁膜において隣り合う配線パターンの間に形成されるボイドは、当該第1の絶縁膜の内部で閉じた状態となり、外部空間に連通することがない。

【0014】この結果、窪みやボイドを介して外部から水分が配線パターンに侵入するような絶縁膜の耐湿性の

低下が確実に阻止され、侵入した水分による配線パターンの腐食や断線等の障害が確実に回避され、半導体装置の信頼性が向上する。

【0015】また、配線パターンのレイアウトや形状の変更であるため絶縁膜の膜厚を必要以上に厚くする必要はなく、絶縁膜の膜厚増大に起因するストレスによる割れ等の致命的な障害の懸念もない。また、厚い膜厚の絶縁膜を形成するためのプロセスの所要時間の増大に起因するスループットの低下もない。

【0016】

【実施例】以下、本発明の実施例を図面を参照しながら詳細に説明する。

【0017】（実施例1）図1（a）および（b）は、本発明の一実施例である半導体装置の配線パターンと、従来の半導体装置の配線パターンとを対比して示す平面図であり、図2（a）～（d）は、それぞれ、図1

（a）において線A-A、線B-B、線C-C、線D-Dに示される部分の断面図である。

【0018】図1（b）に例示されるように、従来、たとえば多層配線構造における最上層の複数の配線パターン201、配線パターン202、配線パターン204、配線パターン205の間を配線パターン203を引き回す場合、配線パターン203の幅は、屈曲部203aの存在などの経路の変化に関係なく全長にわたってほぼ等しい幅寸法で形成されていた。このため、たとえば屈曲する配線パターン203の屈曲部203aの周囲には、他の部分よりも隣接する配線パターン201、202等との間の間隙寸法がd1のように大きくなる、いわゆる特異領域Zが生じる。

【0019】これに対して、本実施例の場合には、たとえば、下地絶縁膜6の上に形成された最上層の複数の配線パターン1、配線パターン2、配線パターン4、配線パターン5の間を配線パターン3を引き回す場合、配線パターン3の屈曲部に、幅寸法を大きくした拡張部3aを形成することによって、複数の配線パターン1、2、3、4、5の輪郭間の間隙寸法がいずれもd0の値にほぼ一樣になるように制御されている。

【0020】この間隙寸法d0の値は、図2に例示されるように、複数の配線パターン1～5の上に、たとえば、TEOSを素材として形成された酸化シリコン膜からなる所定の膜厚の絶縁膜7および窒化シリコンからなる所定の膜厚の絶縁膜8の多層構造の絶縁膜を最終保護膜として形成する場合、配線パターン1～5に接する下側の絶縁膜7の形成に際して、隣り合う配線パターン1～5の幅方向に迫り出（オーバーハング）して接続することで配線パターン1～5の間に形成されるボイド7aが当該絶縁膜7の内部で閉じるような値に設定される。

【0021】これにより、絶縁膜7の上に形成される絶縁膜8には、たとえば図1（b）の従来の配線パターンにおける特異領域Zの部分に生じていた窪みやボイドが

BEST AVAILABLE COPY

(4)

特開平9-45686

形成されず、従って、このような絶縁膜8の窪みやボイドを介して下側の絶縁膜7のボイド7aが外部に連通した状態となることが確実に阻止され、絶縁膜7のボイド7aに外気の水分が侵入することに起因する配線パターン1~5の腐食による高抵抗不良の発生が確実に防止される。

【0022】本発明者らの実験によれば、図1(b)に例示される従来の配線パターン構造では、50時間程度の耐湿性試験で不良が発生していたものが、図1(a)に例示される本実施例の配線パターン構造とすることにより、1000時間以上でも全く不良が発生しないことが確認されている。

【0023】また、上側の絶縁膜8の窪みやボイドの発生を阻止する目的で当該絶縁膜8の膜厚を必要に厚くする必要もなく、絶縁膜8の過大な膜厚に起因するストレスによる半導体装置の割れ等の懸念もなく、また、絶縁膜8の形成に要する時間の増大に起因するスレーブットの低下もない。

【0024】(実施例2) 図3(a)および(b)は、本発明の他の実施例である半導体装置の配線パターンと、従来の半導体装置の配線パターンとを対比して示す平面図であり、図4(a)および(b)は、それぞれ、図3(a)において線A-A、線B-Bで示される部分の断面図である。

【0025】この実施例2の場合には、従来、図3(b)に例示されるように、並走する配線パターン211および配線パターン212の一方が屈曲することによって、両者の間隙寸法が、d0およびd2のようにばらつき、特異領域Zが形成されていたのを、図3(a)に例示されるように、並走する配線パターン11および配線パターン12において、両者の間隙寸法が大きくなる領域に、電気信号等の伝達に寄与しない、ダミー配線パターン13を配置することによって、配線パターン11、配線パターン12およびダミー配線パターン13の相互間における間隙寸法がd0に一樣になるように制御し、特異領域Zを解消したものである。

【0026】このため、図4に例示されるように、配線パターン11、配線パターン12およびダミー配線パターン13の上に形成される絶縁膜7および絶縁膜8からなる最終保護絶縁膜において、下側の絶縁膜7に、配線パターン11、12およびダミー配線パターン13の間隙に形成されるボイド7aが当該絶縁膜7の内部で閉じた状態となり、外部に連通することがなくなり、耐湿性が向上する。

【0027】(実施例3) 図5(a)および(b)は、本発明のさらに他の実施例である半導体装置の配線パターン構造を従来の半導体装置の場合と対比して示す平面図である。

【0028】この実施例3の場合には、配線パターン領域の周辺部において、複数の配線パターン214、配線

パターン215、配線パターン216の端部の位置が不揃いとなり、結果として各配線パターン214~216の間隙寸法が、d0~d3のようにばらついて、特異領域Zが形成されることを回避するため、図5(a)に例示されるように、複数の配線パターン14、配線パターン15、配線パターン16のうち、端部がより突出した配線パターン16の端部に拡張部16aを形成して、配線パターン14~16の間隙寸法が、d0に一樣になるようにしたものである。

【0029】本実施例においても、特異領域Zが解消されるので、前記実施例1および実施例2と同様に、耐湿性の向上を実現することができる。

【0030】(実施例4) 図6(a)および(b)は、本発明のさらに他の実施例である半導体装置の配線パターン構造を従来の半導体装置の場合と対比して示す平面図である。

【0031】この実施例4の場合には、従来、図6(b)に例示されるように並走する複数の配線パターン217および配線パターン218があり、一方の配線パターン217がコ字形に屈曲することによって、両者の間隙寸法がd0~d4のようにばらつき、間隙寸法がd4と大きい位置に特異領域Zが形成されていたものを、図6(a)に例示されるように、並走する配線パターン17および配線パターン18のうち、配線パターン17の屈曲部17aに対応した配線パターン18の位置に拡張部18aを形成し、配線パターン17と配線パターン18の間隙寸法が、d0に一樣になるようにして、特異領域Zを解消したものである。

【0032】本実施例においても、特異領域Zが解消されるので、前記実施例1および実施例2と同様に、耐湿性の向上を実現することができる。

【0033】以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【0034】たとえば、配線パターンの形状は、上述の各実施例に例示したものに限定されない。

【0035】

【発明の効果】本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。

【0036】すなわち、本発明の半導体装置によれば、絶縁膜を必要以上に厚くすることなく、耐湿性および信頼性を向上させることができる、という効果が得られる。

【0037】また、本発明の半導体装置の製造方法によれば、絶縁膜を必要以上に厚くすることなく、耐湿性および信頼性を向上させることができる、という効果が得られる。

【図面の簡単な説明】

BEST AVAILABLE COPY

(5)

特開平9-45686

【図1】(a)および(b)は、本発明の一実施例である半導体装置の配線パターンと、従来の半導体装置の配線パターンとを対比して示す平面図である。

【図2】(a)～(d)は、それぞれ、図1(a)において線A-A～線D-Dに示される部分の断面図である。

【図3】(a)および(b)は、本発明の他の実施例である半導体装置の配線パターンと、従来の半導体装置の配線パターンとを対比して示す平面図である。

【図4】(a)および(b)は、それぞれ、図3(a)において線A-A、線B-Bに示される部分の断面図である。

【図5】(a)および(b)は、本発明のさらに他の実施例である半導体装置の配線パターン構造を従来の半導体装置の場合と対比して示す平面図である。

【図6】(a)および(b)は、本発明のさらに他の実施例である半導体装置の配線パターン構造を従来の半導体装置の場合と対比して示す平面図である。

【図7】従来の半導体装置における配線パターンの一例を示す平面図である。

【図8】(a)～(d)は、それぞれ、図7における線A-A～線D-Dの各々の部分の断面図である。


【符号の説明】

- 1 配線パターン
- 2 配線パターン
- 3 配線パターン
- 3a 拡張部

- 4 配線パターン
- 5 配線パターン
- 6 下地絶縁膜
- 7 絶縁膜(第1の絶縁膜)
- 7a ボイド
- 8 絶縁膜(第2の絶縁膜)
- 11 配線パターン
- 12 配線パターン
- 13 ダミー配線パターン
- 14 配線パターン
- 15 配線パターン
- 16 配線パターン
- 16a 拡張部
- 17 配線パターン
- 17a 屈曲部
- 18 配線パターン
- 18a 拡張部
- 100 基板
- 101 配線パターン
- 102 配線パターン
- 103 絶縁膜
- 103a ボイド
- 103b ボイド
- 104 絶縁膜
- 104a 窪み
- 104b ボイド
- Z 特異領域


【図4】

図 4



【図7】

図 7




BEST AVAILABLE COPY

(6)

特開平9-45686


【図1】

図 1




【図2】

図 2




【図3】

図 3




【図5】

図 5



【図6】

図 6




BEST AVAILABLE COPY

(7)

特開平9-45686

【図8】



フロントページの続き

(72)発明者 金子 義之
 茨城県ひたちなか市堀口字長久保832番地
 2 日立計測エンジニアリング株式会社内
 (72)発明者 藤岡 靖秀
 北海道亀田郡七飯町字中島145番地 日立
 北海セミコンダクタ株式会社内

(72)発明者 渡部 浩三
 東京都小平市上水本町5丁目20番1号 株
 式会社日立製作所半導体事業部内
 (72)発明者 笠間 靖裕
 東京都小平市上水本町5丁目20番1号 株
 式会社日立製作所半導体事業部内

BEST AVAILABLE COPY